學位論文題目雙通道250MSPS數字示波器的時基控制與插值實現
學位論文題目來源： √1.科研 2.生產 3.教學（含實驗） 4.其它
學位論文成果形式： 1.硬件 √2.硬件+軟件 3.軟件 4.純論文
學位論文研究內容：
1．研究現狀及發展態勢
2012年4月13日，安捷倫推出業界最高帶寬的微波M波段實時示波器，其帶寬高達63 GHz ，實時採樣率高達160GSa/s。而示波器的發展正是向高帶寬高採樣速率多方面發展。
示波器行業的發展趨勢可以是發展混合信號示波器、從並行測量發展到串行測量、功能強大的便攜式示波器/定製通用示波器。
時基是示波器顯示波形的時域度量基準，通常表示的時示波器上橫軸一大格波形所佔據的時間。時基決定了示波器相對採樣率的大小。所謂相對採樣率，就是經過處理，把採到的數據送顯示所需要的採樣率。在一定程度上決定了示波器顯示波形與原波形的相符合程度。在時基檔過小，示波器中所採集到的點不足以進波形顯示時，就需要採用插值的方法在兩個實際採樣點間插入一個或多個點來重建波形。時基和插值影響了示波器信號的採集及顯示，在示波器設計中具有很重要的地位。
目前插值算法主要有正弦插值和線性插值，這對不同波形選取合適的插值算法和適合的差值參數可以有效的改善波形恢復的誤差過大問題，達到所希望的精度。比如當原始波形是正弦波時正弦插值的效果比較好，而方波和三角波則是線性插值的效果較好。但傳統方法大都採用的正弦內插方式存在兩種不足，一是存在頻譜泄漏現象，插值之後的波形存在失真，影響波形觀察；二是其運算量巨大，這使得示波器系統處理速度變慢。
未來應該改進傳統插值算法的性能及運算速度，設計新式的插值算法，比如目前有的採用濾波方式實現插值，能夠有效減少頻譜泄露對觀察波形的影響，同時將該算法設計在FPGA中，利用FPGA豐富的邏輯資源、快速的運算速度和靈活的可重構性，是數據處理的速度得到極大提高。
2．選題依據及意義
模數轉換器即A/D轉換器，或簡稱ADC，通常是指一個將模擬信號轉變爲數字信號的電子元件。通常的模數轉換器是將一個輸入電壓信號轉換爲一個輸出的數字信號。
數字信號處理器（DSP）作爲一種可編程專用芯片，是數字信號處理理論實用化過程的重要技術工具，在語音處理、圖像處理等技術領域得到了廣泛的應用。
本畢業設計課題屬於軟硬件結合的內容。系統通過ADC將經過調理通道調理後的模擬信號轉換成數字信號，然後送至FPGA，並在其中實現硬件實時處理（如抽點、峯值檢測、觸發與存儲控制等），最後把採樣數據送至DSP中作進一步的數據處理（如軟件抽點、插值和數據顯示控制等）以完成數據採集功能。時基控制是完成對採集後的數據進行相應的處理，使得能夠滿足用戶設定的波形觀測要求。而插值就是在快時基檔位時，用於彌補低採樣率帶來的不足，使得能較爲正確觀測波形。
爲此，對整個示波器的設計而言，時基控制與插值實現擁有舉足輕重的地位，它對硬件的處理進行相應的控制，使硬件部分得以順利運行，然後送入軟件進行插值等後續工作。
3．課題研究內容
具體而言，包括以下內容：
（1）熟悉ADC、FPGA、DSP的數據採集平臺。
（2）熟悉數字示波器的時基控制和插值基本原理，並在平臺上實現。
（3）應用VerilogHDL編寫FPGA相應硬件代碼並用C編寫DSP相應代碼。
（4）完成相應軟硬件代碼的設計、仿真和調試。
4. 擬解決的關鍵問題和最終目標，以及擬採取的主要理論、技術路線和實施方案等
示波器硬件系統主要由ADC、FPGA和DSP以及它們周邊的一系列器件構成。FPGA是數據採集系統的核心，它的可編程功能和靈活性使其能夠滿足系統具體功能設計。在DSP的控制下，FPGA實現了採集，觸發，接口等功能。而DSP強大的數據理功能決定了其數據處理系統核心的地位。
DSP通過對FPGA的控制來採集數據並從FPGA獲得數據的過程稱爲數據採集，但採集來的數據並不能直接送去顯示，而將採得的數據轉化爲可以被用戶接收的數據的過程稱爲數據處理。
示波器的時基範圍爲5ns/Div至50s/Div，按1，2，5的步進遞增。Div爲屏幕上的一格，包含了25個像素，也就是25個數據才能夠顯示一格的波形。這樣，根據時基檔位，我們可以得出各時基下的相對採樣率，
內插算法有線性插值、正弦插值、立方插值等。在DSO示波器中普遍採用的有線性插值和正弦插值。
線性插值：插值時在相鄰兩個採樣點之間用直線連接，這種方法就是線性插值。只要各採樣點之間距離得很近，用這種方法就能獲得足夠好的`重建波形。線性插值就是按照等差數列的方式，在兩個採樣點之間進行等距離插值。兩個採樣點 m0，m1 之間插入 k 個點的數學模型如下：
y1=m0+1/(k+1)*(m1-m0) …… yk=m0+k/(k+1)*(m1-m0)
由此可得到第 i 個點的線性插值公式：
yi=m0+i/(k+1)*(m1-m0) (i的取值範圍1~k)
正弦插值：如果對原信號採樣時滿足奈奎斯特抽樣定理，即抽樣頻率 f（或 Ωs）大於等於兩倍信號譜的最高頻率 f（或 Ω），則可由抽樣信號不失真的重建原信號 x(t)。
使用正弦插值時，即使是在每兩個採樣點之間插入25 個點的情況下，我們採用4 個採樣點進行計算也能得到比效理想的波形恢復效果。因而出於運算速度，代碼長度和波形恢復效果上的綜合考慮，在設計中，我們使用正弦插值運算時都是採用4 個採樣點進行運算。最終實現時採用的正弦插值公式如式
設計DSP採用的軟件開發平臺爲Visual DSP++，能夠支持ADI公司生產的SHARC、TigerSHARC和Blackfin系列處理器，編程語言有彙編語言，C/C++，並有優化編譯功能。除了彙編器和鏈接器，其還帶有調試環境IDDE。
除了常規的調試手段，Visual DSP++還能調出存儲區的圖像，這對於圖像顯示的調試大有幫助。此外，Visual DSP++也能調出數據區的數據並自動生成波形，調試時就能更直觀地觀察數據區的變化。
Visual DSP++還有source control功能，也就是源程序管理功能，可以實現多機協同工作。其方法是以一臺計算機爲服務器，將所有源代碼存於服務器上，其他計算機通過source control功能與服務器連接，其他機器對源代碼的修改都可以保存於服務器上，這樣就可以實現多人協同開發一個工程，加快軟件開發進度。
５．論文特色或創新點
本課題是軟硬件結合的設計，對採集後的數據進行相應的實時處理控制，且在DSP中作進一步插值等處理，使得整個示波器系統能夠順暢地運行。通過這個畢業設計，能夠基本瞭解示波器的基本原理，對示波器有個基本的認識，對模塊化設計有了基本瞭解，爲以後的學習生活打下基礎。
導師審查意見
簽名：電子科技大學
日期： 年 月 日
